[工學(공학) ][디지털논리회로] 4비트 덧셈뺄셈기 회로 구현
페이지 정보
작성일 20-07-23 08:54본문
Download : [공학][디지털논리회로] 4비트 덧셈뺄셈기 회로 구현.hwp
1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
Gate level modeling
module Add_Subtraction
input m;
input [3:0] a,b;
output [3:0] s;
output c,v;
wire [4:1] cn ;
wire [3:0] n ;
xor U1(n[0],m,b[0]);
xor U2(n[1],m,b[1]);
xor U3(n[2],m,b[2]);
xor U4(n[3],m,b[3]);
FA U5(s[0],cn[1],a[0],n[0],m);
FA U6(s[1],cn[2],a[1],n[1],cn[1]);
FA U7(s[2],cn[3],a[2],n[2],cn[2]);
FA U8(s[3],cn[4],a[3],n[3],cn[3]);
xor U9(v,cn[4],cn[3]);
buf U10(c,cn[4]);
endmodule
module FA
output s,c;
input a,b,cin;
wire [4:1] n ;
xor U1(n[1],b,cin);
xor U2 (s,a,n[1]);
and U3(n[2],a,cin);
and U4(n[3],b,cin);
and U5(n[4],a,b);
or U6(c,n[2],n[3],n[4]);
endmodule
module FA
output s,c;
input a,b,cin;
wire [4:1] n ;
xor U1(n[1],b,cin);
xor U2 (s,a,n[1]);
and U3(n[2],a,cin);
and U4(n[3],b,cin);
and U5(n[4],a,b);
or U6(c,n[2],n[3],n[4]);
endmodule
2. 위의 논리 회로…(省略)
설명
[工學(공학) ][디지털논리회로] 4비트 덧셈뺄셈기 회로 구현
[공학][디지털논리회로] 4비트 덧셈뺄셈기 회로 구현 , [공학][디지털논리회로] 4비트 덧셈뺄셈기 회로 구현공학기술레포트 , 공학 디지털논리회로 비트 덧셈뺄셈기 회로 구현
순서
공학,디지털논리회로,비트,덧셈뺄셈기,회로,구현,공학기술,레포트
![[공학][디지털논리회로]%204비트%20덧셈뺄셈기%20회로%20구현_hwp_01.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%5D%204%EB%B9%84%ED%8A%B8%20%EB%8D%A7%EC%85%88%EB%BA%84%EC%85%88%EA%B8%B0%20%ED%9A%8C%EB%A1%9C%20%EA%B5%AC%ED%98%84_hwp_01.gif)
![[공학][디지털논리회로]%204비트%20덧셈뺄셈기%20회로%20구현_hwp_02.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%5D%204%EB%B9%84%ED%8A%B8%20%EB%8D%A7%EC%85%88%EB%BA%84%EC%85%88%EA%B8%B0%20%ED%9A%8C%EB%A1%9C%20%EA%B5%AC%ED%98%84_hwp_02.gif)
![[공학][디지털논리회로]%204비트%20덧셈뺄셈기%20회로%20구현_hwp_03.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%5D%204%EB%B9%84%ED%8A%B8%20%EB%8D%A7%EC%85%88%EB%BA%84%EC%85%88%EA%B8%B0%20%ED%9A%8C%EB%A1%9C%20%EA%B5%AC%ED%98%84_hwp_03.gif)
![[공학][디지털논리회로]%204비트%20덧셈뺄셈기%20회로%20구현_hwp_04.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%5D%204%EB%B9%84%ED%8A%B8%20%EB%8D%A7%EC%85%88%EB%BA%84%EC%85%88%EA%B8%B0%20%ED%9A%8C%EB%A1%9C%20%EA%B5%AC%ED%98%84_hwp_04.gif)
다.
Download : [공학][디지털논리회로] 4비트 덧셈뺄셈기 회로 구현.hwp( 36 )
[工學(공학) ][디지털논리회로] 4비트 덧셈뺄셈기 회로 구현
레포트/공학기술
기초부터 응용까지 Verilog HDL
- 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다.
1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
Gate level modeling
module Add_Subtraction
input m;
input [3:0] a,b;
output [3:0] s;
output c,v;
wire [4:1] cn ;
wire [3:0] n ;
xor U1(n[0],m,b[0]);
xor U2(n[1],m,b[1]);
xor U3(n[2],m,b[2]);
xor U4(n[3],m,b[3]);
FA U5(s[0],cn[1],a[0],n[0],m);
FA U6(s[1],cn[2],a[1],n[1],cn[1]);
FA U7(s[2],cn[3],a[2],n[2],cn[2]);
FA U8(s[3],cn[4],a[3],n[3],cn[3]);
xor U9(v,cn[4...
기초부터 응용까지 Verilog HDL
- 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다.