[전자회로] 반가산기 및 전가산기에 관한 실험 보고서
페이지 정보
작성일 21-05-03 06:40
본문
Download : 디지털_회로_실험.hwp
<가산방법 예>
다.
Download : 디지털_회로_실험.hwp( 14 )
반가산기, 가산기, 실험, 논리회로
둘째로 각각의 출력변수 S와 C에 대하여 논리식을 만든다. 위의 진리표에서 출력변수 S에 대한 논리식을 최소항으로 표현하면 다음과 같다.
C = AB
[전자회로] 반가산기 및 전가산기에 관한 실험 보고서
➁ test(실험) 목적 :
⑴ 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
③ test(실험) 理論 :
⑴ 반가산기(HA : Half Adder)
반가산기 및 전가산기에 관한 실험 보고서
➀ test(실험) 題目(제목) : 반가산기 및 전가산기
레포트 > 공학,기술계열
⑵ 설계된 회로의 기능측정(measurement)
설명
반가산기는 그림과 같이 2개의 1Bit 2진수 A,B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산 회로이다. 반가산기에 대한 진리표는 아래와 같다. 여기서 S(Sum)는 두 수의 합을 의미하고, C(carry)는 캐리를 의미한다.
반가산기 회로를 설계하기 위하여 첫 번째로 문제에 맞게 진리표를 작성해야 한다.
순서
반가산기 및 전가산기에 관한 실험 레포트
S = AB + AB = AB
합과 캐리에 대한 논리식을 구하였으므로 세 번째로 논리회로로 구현하면 아래와 같다.
